11 月 24 日消息，在本月早些时候的 SC25 大会上，CXL 联盟发布了 CXL 4.0 规范。这版规范基于 PCIe 7.0 构建，数据速率达 128GT/s，吞吐量是上代 CXL 3.0 的 2 倍。

除速率的提升外，CXL 4.0 还在系统架构和拓扑方面提供了更高的灵活性，其支持原生 ×2 宽度、支持最多 4 个重定时器 (Retimer)、允许多个上游端口聚合捆绑为一个逻辑实体；此外其拥有更强的内存可靠性和可维护性，能满足下一代数据密集型应用的需求。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，所有文章均包含本声明。